Определены общая архитектура прибора, архитектура составляющих блоков и узлов

Количество целочисленных конвейеров увеличено до 4 (организованных в 2 кластера), но функционально они несколько неоднородны: 2-й конвейер выполняет операции умножения (7 тактов на инструкцию) и сдвига (1 такт), а 4-й -- MVI (3 такта) и сдвига; кроме того, все 4 конвейера поддерживают отработку элементарных арифметических и логических операций (1 такт). Каждый кластер располагает своим файлом целочисленных регистров, содержимое которых идентично (синхронизировано). 1-й и 3-й конвейеры также выполняют некоторые функции A-box, рассчитывают виртуальные адреса для операций загрузки/сохранения. Собственно A-box работает с I-TLB и D-TLB, очередями загрузки и сохранения (каждая по 32 команды), и 8 64-байтными буферами (miss address file) для операций с B-cache и основной памятью. Вещественные конвейеры также функционально различны: 1-й поддерживает операции сложения (4 такта), деления (12 тактов для одинарной точности и 15 тактов для двойной), вычисления квадратного корня (15 и 30 тактов), а 2-й -- только умножения (4 такта).